第16卷Vol.16第6期No.6!厌工竿陇孚报JournalofChongqingInstituteofTechnology2002年12月Dec.2002文幸幼号:1671-0924(2002)06-0045-05频率合成技术及其实现’张佗亡‘司，兮亡，司二亡心-cec:‘建斌(常州技术师范学院电信系，江苏常州213001)心c2己c心1心，乙叹之布亡产〕之弓心，心月之‘亡‘叱沈心摘要:稼述了两种奴率合成技术的原理、特点、工程设计应注意的间题及各种实现方法.关恤训:频率合成;顿相环;直接数字挤率合成，FPGA;DSP中圈分类号二TN925''.WYei9m.A0引官高性能妇率扭是通信、广.、窗达、电子协察和对抚、精密侧t仪器的盆共组成部分。现代通信技术的飞邃发展对狈率抓提出了越来越高的要求。性幽卓越的妇率翻均通过狈率合成技术来实斑。绷卒合成技术是指将一个高称定度和有柑确度的标准奴率经过一定交换，产生同样租定度和精确度的大t离徽孩率的技术.按组率合成技术的发展过程，可将绷率合成的方法按其组式分为三大类:直接式氛率合成器、钱相式狈率合成器和宜接效字式狈率合成器.在宜接式翔本合成移中，落准信号宜接经过混织、分狈、倍狈、健波俘绷率变换，最后产生大!离傲叔串的信号.这种方法虽然挤率转换时间短、并能产生任东小数值的奴率间隔，但由于其象率范围有限，而更!要的是由于其中采用了大t的混孩、分绷、倍绷、甘波等电路.使孩率合成器不仅带来了庵大的体积和itt,耗电多、成本离，而且物出的谐波、操声及舒生孩率多且难以抑创，因而现在已很少使用.1频率合成器的原理王.1摘相拓.合成tw领相纽率合成器基于位相环(PLL)进行工作，其基本组成如田1所示:*VA67g\"图1PLL的墓本组成图1中.f.为标准翔率，发射系统中为晶体振荡器产生的标准翔率信号.接收系鱿中为收到的标准绷率信号.fo为顿相环路物出信号的组率.当环路彼定时，州有fo=Nf..因此，通过翔率选择开关改变分翔比N，可使压控振移器的输出信号组卒被控侧在不同的翻道上，其如道间偏即翔率分拼率为f..这便是位相绷率合成移的基本工作原理.图1所示也称为单环翔率合成钻.田1的单环翔*合成器存在一些缺陷，以致于难于同时润足合成器在期带宽度、奴率分拼*和翔率转换时间够多方面的性能要求。因收摘日期:2002-09-03此，实际常采用多环绷率合成井、双镇分叔奴*合成器成小数分织妇率合成器等方法来娜决这些矛后.1.2立搜效字级率合成.(DirectD细italFrequencySyntheai-DDS)1.2.1DDS的鑫本承粗!疾效宇式奴率合成技术是根据周期信号的波形特点(一个周期内不同的相位处对应不同的电压柑度)、Nyquiat取样定律及数字计算技术，把一系列事先对棋拟周期信号抽样得到的数字信号存于存储器中，再通过致/作者简介:张建斌(1966一)，男(汉族).陕西人、副教授，主耍从事颇率合成、无线通倩研究重庆工学院学报棋转换成模拟信号，在时城中来实现频率合成.因此，它又的:in(2.d2/2')的值.其中R为相位累加器的内容，正弦被称为波形合成技术.图2给出了DDS的组成原理及轴出查询表的抽出经nAC变换在经过滤波后就得到所需要的波形.基本工作过程如下:模数为2\"的相位爪加器，在时正弦信号.图2中，如果相位解加器字长为N位，正孩查寻钟R的控制下，将狈率控制字K进行尽加，对每个时钟脉表为M位，时钟频率为fc,狈率控制字为K,则有如下结冲，相位早加器在原值基础上加K.浦f(即到2x)后，以果:刺余数为蓦础重复进行K的爪加过程，只加器的输出作最小的相位步进6Omin为:,Omin=360'/2'为正弦查询表的地址，正弦查询表内所存储的内容是相应最低艳出翔率为:f‘二fc/2N相加絮DAC输出滤波输出加器输出R0M正弦表图2DDS的组成原理及徐出波形最高孩率分拼率为:4f‘二fc/2r允许翰出的杂傲水平决定，一般小于40多介。故若要提商DDS抽出组率为:f-二Kdf-=Kfc/2u输出奴率将受列器件(如DAC,ROM)的速度.目前1.2.2DDS的特点。〕物出狈率达到450MHz的】ADSE研制成功.随着电子器件(1)狈率分拚率商.从式4f-二f,/21可见，孩率分工作速度的提高,DDS的物出奴率上限也将可以提高.其辨率决定于相位尽加器的位数N，只要N足够大.就能获二，DDS艳出的棋拟信号中杂傲寄生分f大，其中物出高得所份的精细分拼率.侧如，当fc=IOMH.,N二32时.孩尤甚，它无法达到PLL孩率合成的孩谱纯度.其三，DDS狈率分辨率为2.2X10-Hz.这样的分拚率只有采用小数的功耗与其时钟奴卒成正比，故在供电受到的场合且分颇技术才有可能实现，对于传鱿的宜接合成法或间接合又要求有较高的预拿物出时，DDS就有局限性.成法来说，几乎是不可能实现的.(2)狈率转换时间快.尽份如此，将DDS技术与顿相环混合来设计的狈率DDS没有反该控侧过程.是一个开环系统，组率转换时间合成器还是当前国际上最先进、最有发展前途的颇率合成主要由低通撼波器的附加时延来决定，因此DDS的绷率器.所以，随若典成电路工艺水平的提高，其合成信号的奴转换时间要比目前使用的其它奴率合成方法短几个效f率也将会不断地提离,DDS技术现有的缺点也将会逐渐得级，一般在，级，特别适用于高邃跳翔通信中的组率合以克服。成.(3)纽率挂变时相位连续.改变.出奴率是通过改变1.2.4DDS+PLL满合级率合成方案[]’K实现的，其实质是改变了物出信号的相位的增长率，而这种方案的基本思想是利用DDS的高分拚力来解决抢出信号的相位是连续的.这一特点可用子连续相位两制PLL中绷率分拼力和组率转换时间的矛盾。通常有两种(CPSK)戒跳翔通信系统.(4)DDS易单片集成，易实现基本方案:DDS徽励PLL$DDS附加PLL,FSK,PSK橄字润侧，可以产生一般组率合成器难以产生(1)DDS徽肠PLL方案.该方案用DDS作为徽励信的波形，易于徽处理摇控们，体积小、功耗低.(5)可产生号，将PLL设计成倍狈环，如图3所示.其中DDS在某宽带的正交信号。宽带正交信号是实现正交润侧的关健.个颇率附近产生精细的奴率步进，而PLL则将DDS产生在DDS中利用相位解加器输出的相位码同时寻址两个正的信号倍绷到所浦的翔率范圈内.该方案通过采用高的交的正弦信号函数表(einx,coal.可在奴率合成器的整个每相纽率(DDS的物出奴*)来提高PLL的转换速度，并孩率范围产生始终正交的两路信号，这是其它方法难以做利用DDS的商分排率来保证小狈率间隔.同时PLL的到的。带通摊彼性能对DDS的带外杂傲有抑制作用.该方案的1.2.3DDS的不足[1.1优点是电路结构简单.缺点是由于N次倍狈的作用.使褥由于DDS的工作原理是基于数字取样及数模恢复的落在PLL环路带宽内的DDS相位嗓声和杂散也增加了处理，所以DDS的主要性能受到其工作原理的:其N倍.因此，采用该方案时，应该尽f提高DDS的物出频一，根据Nyquiet取样定律.最高的物出频率是时钟颇率的率，以降低倍频次数，提高PLL的颇率捷变速度。一半.即fc12.在实际工程实践中，DDS泛高抽出翔率由张建斌:频率合成技术及其实现图3DDS激励I'LL方案图4DDS附加PLL方案(2)DDS附加PLL方案。这种组合方案如图4所展趋子全集成化，所有电路都集成在一块芯片上.20世示，其输出孩率为:f.=Nf,tfnm.PLL可采用高的鉴纪e0年代，电子技术和计算机技术的迅猛发展给孩率合相顶率介，从而握高PLL的翔率转换时间，而DDS的高成技术的实现注人了新的活力，单片机技术,FDA技术、频率分辨率则可完成预率的箱细变化，上限翔率取决于DSP技术在频率合成器中的应用使纽率合成器的设计更N五，颇率分屏率取决于DDS.由于DDS的输出没有经加灵活、应用更加广泛.过PLL的倍氛.所以带内相位噪声不会增大.相反，带外2.1用橄相式颇率合成.忿片实现雌声将受到PLL的抑制.所以该方案具有低的相位雌声近年来，国内外已相继推出多种镇相环纽*合成器大和优良的杂徽性能。与上一种方案相比，该方案中由于引舰模集成电路.在这些大拢摸集成电路中，可将物相式绷人挽狈器.会增加组合颇率分f.率合成器中的主耍部件如参考振贫器、参考分狈界、鉴相器及可变程序分狈器等集成在同一芯片上.一个完盛的2频率合成器的实现傲相环孩率合成签只摇三、四块集成电路及少t外围电路即可组成，能编小体积，降低成本，减小功耗.比较典型的早期的细率合成器主要由分立元器件来实现。20世芯片是美国MOTOLONA公司的MC145100系列产品，纪70年代末期以来，由于中规棋、大规棋集成电路的间如表1所示。世，使褥倾相式绷率合成器、宜接致字式孩率合成签的发表1MC145100系列中LSIPLLIC产A该系列产品集成度较高.使用员活.既可以自由地选为信道翔率的5倍或8倍。这一特点降低了总分细比.从择续率If定方式，又可以灵活地选择工作方式:流翔方式而获得较低嗓声和较快的信道特换。SA7025具有3种模(单模)，固定前If分绷方式(单棋)和脉冲吞膝计效方式效的拼分绷移(其分翔比/65/72)，最大工作孩率为(双棋)等。1.04GH..2。世纪0年代以来，无线电通信设备如手机另外，在小数分组颇率合成甚方面，许多签件制造商中大多采用了这种技术.也推出了一系列相应的芯片，比较典皿的是荷兰Philip.2.2用DDS芯片实现傲字式组率合成.公司的SA7025,SA8025系列芯片.以SA7025为例，它目前，DDS产品有QUALCOMM公司的Q2330,应用了QUBICBICMOS技术，是一块低功率、离性能双孩Q2334.Q2368.ANALOGDEVICES公司的AD7oos,率合成器集成产品.它具有选择模数(为5或8)的小致AD9850,AD9851,AD9852,Harris公司的HSP45116.N分频恢相环在主环合成签中完成.即鉴相移的比较扭率StandfordTelecom公司的SETL-1178等专用芯片.以重庆工学院学报AD9850为例，它采用先进的CMOS工艺，功耗在3.3V供电时仅为155-W,采用28脚SSOP表面封装形式.AD9850内含可编程DDS系统和高速比较器，能实现全数字编程控制的狈率合成.AD9850在接上精密时钟茸和写入翔率相位控制字之后就可产生一个绷率和相位都可编程控侧的棋拟正弦波摘出，此正弦波还可经内部的高速比较抽转换为方波抽出，这样使AD9850很方便地用于时钟发生器.在125MH:的时钟下，32位的狈率控制字可使AD9850的轴出组率分拼率达0.0291H.,AD9850的电路结构允许产生纽率值是参考时钟的一半的粉出，并且物出的狈率能用数控方式以每秒产生23000000个新频率的邃度变化;具有5位相位控制位，而且允许相位按增1180',90',45',22.5',11.25-或这些值的组合进行调整.2.3单片帆控一的组率合成.近年来，单片机技术得到了迅速发展，由于单片机其有可布性高、体权小、价格低、易于产品化等特点，在控制领城有若广泛的用途。将单片机与集成细率合成式芯片相结合可以组成程控奴率合成器，具有组率称定度高、奴带纯净、成本低，休积小等特点健进了奴*合成技术的应用与发展。在细率合成器中，单片机是以嵌人式的方式实现控制作用的.在图1的饭相狈率合成器中.用户通过接口总级(并行、申行或总线方式)，经单片机编程设t,通过改变R确定参考分粼比，由此确定抽出信号扣率的最小步进间陌，通过改变N确定环路总分翔比，由此确定艳出信号组率.其它控制如状态侧、傲定指示、鉴相甚正负极性等也由用户外部编程控侧。在图2的DDS纽合中，通过编程改交相位爪加器的翔率控侧字和相位控侧字，由此确定物出信号狈率和相位。以AD9850为例，其内有40位寄存器，32位用于绷率控侧.5位相位控创，1位电，休眠功能，2位厂家保留洲试控侧。这40位控侧字可通过并行方式或申行方式装人到AD9850.因此，用单片机通过编程顶f相位月加公的初劝值，来粉确控侧合成信号的孩率和相位，还可容岛地实现PSK,BPSK,QPSK,FSK,MSK,QAM等效字调侧方式。2.4级率合成.的FPGA实理to在有些场合，专用DDS芯片在控侧方式、f换速度等方面往往与系统的要求差距很大，这时用FPGA按瓜自己的需要来“定制0DDS电路.是一个很好的解决方案.FPGACFieldProgrammableGateArrays,现场可编程门阵列)是从80年代中期开始出现的一种断的可编程器件.目前FPGA的生产厂商很多，主要有Altera公司的FLEX系列,MAX系列，Xili=公司的XC系列等产品.当然，用FPGA实现DDS电路和专用DDS芯片实现DDS颇合器各有特点，适用于不同的场合，以Alters公司几EX系列中的FLEXIOK为例，比较如下.(1)时钟栩率与轴出预率。FLEXIOK由于其结构上的特点，可以达到较高的系统时钟颇率，如Alters公司新推出的APEX器件时钟频率可高达622MHz，用它实现DDS电路，其输出频率可接近与时钟拓率;而普通DDS芯片的时钟奴率虽然也可在数十至数百MHz之间，如AD9850为125MHz,AD9851为180MHz,AD9852为300MHz，但其输出频率只能达到时钟频率的40纬。(2)频率切换速度。专用DDS芯片为了减少封装尺寸、降低生产成本，孩率调谐字往往需要分几次t人(如AD9850/AD9851完成一次狈率的切换储要6个指令周期)，而用FLEXIOK实现，最快只盆1个指令周期就可以完成。(3)控制能力。专用DDS芯片的控制方式是固定的，虽然有的产品功能住往较多.但不一定是我们所需要的，而FLEXIOK可以根据需要实现各种复杂的调颇、润相、佣佰功能.(4)轴出信号的质f,DDS芯片采用专门的集成工艺.使裕其内部的数字信号抖动极小，因而能抽出极高质f的棋拟信号。而FLEX10K器件，虽也能提供高质f的信号输出.但是不可能达到专用DDS芯片的水平.而且对于电路各个环节设计和调试的要求也会提高.(5)成本.虽然有些DDS芯片的价格仍然较高，但是厂商e能提拱很多康价高性能的产品如AD9850,AD9851,AD9852等都只礴买十几至二十几美元。用FLEXIOK实现的DDS电路嵌人系统中时，往往并不增加多少翔外的成本(相对于不使用DDS而言)，而在铸要实现t杂的DDS功能时，可以大大的降低成本.另一方面，用FLEX]OK进行设计时还可以摘短器件的定货周期，减小库存风险，从而减少设计成本，缩短产品的开发周期.总之，用FPGA设计DDS电路更适合于对性能性能要求不苛刻、控翻员活的应用，而对于艳出信号性能要求离的场合，优先采用DDS芯片，可减小设计和调试的难度;其它应用可根据实际情况决定.2.5立接致字翻率合成的DSP实砚[]，DDS的致宇信号处理实现方法基子在单位圆上有2个极点(ea')的致字谐振器，这种IIR诊波器的脉冲响应h(n)二sinrrpu(n),是摘度为1的等福正弦波，对应的Z变换为H(x)=ainPz'/(1一2cosya''tx-')对应的差分方程为:h(.)=ca'，一1)}c,h(，一1)一h(n一2)其中‘二。吻，‘，二2cos\".粉lb组率fo与极点位t关39为P=2af.T.(T,为采样周期)，故fo与雄波器系数的关A为‘。二sin2nf,T.,c,二2cos2nfoT若把I写成fo二(m/n)f.的形式(其中琳‘”为整数)，则有1o二sin(2ma/n),c:二2coa(2em/n).这样通过改变m,n值就可以合成不同的狈率.张建斌:颇率合成技术及其实现可以用TMS320系列DSP芯片来实现基于这种算法的DDS,如TMS320C31,是TI公司TMS320系列数字信号处理器中的第3代产品，是一个性能价格比较高的浮点处理器，在实时数字信号处理系统中得到了广泛应用.采用这种方法，首先要计算撼波器的系数.在计算出雄波器的系数后，可根据上面的递归式来计算各采样值。因算法精度有限.会带来戮值误差，而戮值误差的传.是用这种DSP方法实现DDS的主要问肠，因而要对误差进成化、程控化、数字化、小型化、叔率范围的宽带化、狈率间隔的徽细化、孩率转化的高速化等方向发展.而徽电子技术、计算机技术在细卒合成技术中的应用必将极大地推动频率合成技术的发展，也必将使翔率合成技术特别是锁相孩率合成技术和DDS技术在信号发生、无线电台、广播通信、跳叔通信、调制解调、软件无线电等方面得到新的应用。行控制.易知DDS的枯出序列周期为r=二(，十n),其/中(m,n)表示取、，，的最大公因子(值r的估计可用参考文献:〔习张冠百.位相与级串合成仁阅.北京，电子工业出版社,1995.[21李琳.张尔扬.直袂敬字孩举合成技术及其皮)V[JJ.ft声技术,1999,(9),33-35.Eu山dean算法).故可以每物出r个采样后岌位递归方程，使得DDS的误挂传摇受到控制.这个方法其有称定度高、易于控制，初拍化所储的时间较长的特点.这种方法羞于[31高释该.离成.直接致字粼串合成器(DDS)及其性能分析脉冲响应为正弦波的】1双谐振寻，用这种方法可以产生较采用正弦查表法多的奴率。若用TMS320C31为核心的硬件设计又使其其有设计简单、小型、可靠等优点.[刀.北京从空跳夭大学学报，1998,24(5),615-618[叼任获策，王家礼，赵水久.利用DDS/PLL实砚徽波如率合成器田.砚代电子技术.1999,(10),58-60.[51徐柏位，周，.小欲-N分翻翻相期率合成器技术[J]，移动通信,2000,(3),54-58.3结束语〔幻郑继附.用PLEXIOK系列PLD实砚DDS技术〔J].舰组电子对扰,2000,(2),15-18.现代通信与电子系统的发晨，对织率合成技术在多个性能方面提出了更高的要求，也使得孩率合成技术朝若集[71李琳，王松，张尔扬.宜接敬字织率合成的DSP实现[J7.致字通信,2000,(1),44-46.TheTechnologyofFrequencySynthesisandItsRealizationZHANGJian-bin(DeptofTelecommunications,ChangzhouNormalInstituteofTechnology,Changzhou,Jiangsu,213001,China)Abstract,Thispaperintroducestheprinciplesandperformancetraits,thepossibleproblemsthatareeasytohappeninengineeringdesignendtherealizationoftwokindsoffrequencysyntheses.Key，“‘，frequencysyntheaisiphaselockedloop,directdigitalfrequmcysynthwisrFPGA,ASP【资任幼辑彭燕)
