A总结AXI结 1. 简介 ARM 公司提提出用于SoCC 设计中的AMBA 总线结结构，由于它它的高性能，以及ARM 微处理器的的广泛应用，已经成为为了SoC 设计计中使用相当当广泛的总线线标准。 AMBA协议的目的是为了了要推出片上上总线的规范范，一开始AMBAA 1.0只有有ASB与APPB，为了节省省面积，所以这时候的的总线协议都都是三态总线线，由于三态总线要设计者者花更多的精精力去注意时时钟，所以到到了后来AMBA 2.0的AHHB，为了了更加方便设设计者，总线线改用多路复用用器（multiplexor）的架架构，并增加加了新的特性性。 AMBA 总线线除了基本的的数据访问功能外，还具有有许多其他不不可或缺的特特性如下： AMBA有优优秀的握手协协议，由专门的仲裁模块（Arbiter）来来决定各主设设备（Master）的访问请请求。这种优优先级的设设定是灵活而而又随时可变变的，这使系统总线的调度度非常有效率率。 AMBA2.0以上版本都是以是基于单沿时钟、单向信号号线的协议。。这使它非常常适合于现代代大规模集成成电路设计自动化的要要求，与EDAA工具的耦合合非常自然，容易达到更高的时钟频率率。 AMBA的地址和数据相位位间有流水线线的关系，使使存储器访问问可以提前准准备，使主设设备间的切换换不浪费额外外的时钟周周期，尤其特特别适合与内置流水线的处理器接口。。 AMBA2.0支持许多先进支进的访问方式，如连续型访访问（burst）可以加快某）某些快速存储储器的访问速速度；离线型型访问（spplit）可以让某某些慢速设备备在不占用总总线的情况下下，先将数据据准备好，再再发起相应的的总线访问行行为。在AMBBA3.0中，对各种突发发访问、乱序访问将有更好好的支持。这这些技术特点点使AMBA可以运行在更可更高的时钟频频率，在相同的频率下下可以提供更更高的数据吞吞吐量。 一个以AMBBA架构的SooC，一般来说说包含了高性性能（high‐performancep））系统总线(AAMBA ASB或 AMBA AHB 或 AMBBA AXI)与低功功耗（low‐poower）的外围围总线（AMMBA APB）。现现在市场上大大部分的基于于AMBA架构构的SoC产品，系统总总线采用AHBB，外部总线线采用APB。系系统总线负责责连接例如ARMA嵌入式式处理器、DMMA控制器、片上存储器器或其他需需要高带宽的的元件。而外围总线则是用用以连接系统统的外围元件件，其协议相相对来说较为为简单，而两两种总线通过过总线桥相相连。通过这这种机制来减减轻系统总线的负担。 随着下一代代高性能 SoCC 设计的需要要，比如多处处理器核、多重存储器结构、DMA 控控制器等，AMMBA 需要新新一代灵活活性更强的总总线结构，这就就是AMBA 3.03 AXI 总线。AXI 是19999年发布的AMBA 2.0 的的继承和提升升，是ARM 公司与其其他的芯片制制造商包括高高通、东芝和爱爱立信等公司司共同研发的的。新协议的的发布，为新新一代高性能SoC 的设计计铺平了道道路。 AXI总线是一种多通道传输总线，将地址、读数据、写数据、握手信号在不同的通道中发送，不同的访问之间顺序可以打乱，用BUSID来表示各个访问的归属。主设备在没有得到返回数据的情况下可发出多个读写操作。读回的数据顺序可以被打乱，同时还支持非对齐数据访问。
AXI总线还定义了在进出低功耗节电模式前后的握手协议。规定如何通知进入低功耗模式，何时关断时钟，何时开启时钟，如何退出低功耗模式。这使得所有IP在进行功耗控制的设计时，有据可依，容易集成在统一的系统中。
新的高性能AXI协议技术性能新的特点主要包括：
单向通道体系结构。信息流只以单方向传输，简化时钟域间的桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。
支持多项数据交换。通过并行执行猝发操作，极大地提高了数据吞吐能力，可在更短的时间内完成任务，在满足高性能要求的同时，又减少了功耗。
的地址和数据通道。地址和数据通道分开，能对每一个通道进行单独优化，可以根据需要控制时序通道，将时钟频率提到最高，并将延时降到最低。
增强的灵活性。AXI技术拥有对称的主从接口，无论在点对点或在多层系统中，都能十分方便地使用AXI技术。 AXI 协议的关键特征有：
分离的地址/控制和数据通道
采用字节选通的方式支持不对齐数据的传输
基于 burst 交易的数据传输，主机只需提供首地址 分离的读写数据通道，能支持低功耗的 DMA 支持 outstanding 交易 支持乱序交易
易于通过添加寄存器达到时序收敛
除了数据传输协议，AXI 协议还提供可选扩展支持低功耗操作。
2. 通道结构
包含5个通道:
读数据：读地址通道、读数据通道
写数据：写地址通道、写数据通道、写响应通道
读通道
写通道：
3. 信号定义
1) 全局信号：
2）写地址通道信号：
3)写数据通道：
4)写响应信号：
5)读地址通道：
6)读数据通道:
还有低功率可选信号。
4. 握手机制
5个通道都采用VALID/READY握手信号来传输控制信号和数据信号。双向信号VALID/READY来控制数据和控制信号的速率。
源设备：产生VALID
目的设备：产生：READY
注：输入和输出信号之间不允许有组合路径。 VALID 和READY同时为高数据才有效。
VALID 和READY有三种时序关系：
箭头代表数据传输开始。
1) 写地址通道：
地址和控制信息有效——>将AWVALID置为有效——>保持AWVALID 有效直到从设备接收了地址和控制信号并且返回AWREADY信号。 AWREADY 默认值推荐为高
2) 写数据通道：
数据有效——>WVALID置为有效——>保持WVALID有效直到从设备接收了地址和控制信号并且返回WREADY信号。
WREADY默认值可以为高，前提是从设备总能在一个周期内接受数据。 主设备必须发送WLAST标志一次burst交易中最后一拍数据。 当WVALID为低位时，WSTRB[3:0] 推荐为低或者保持原值。
3) 写响应通道：
从设备写响应有效——>从设备将BVALID有效——>保持直到主设备接收了响应，并返回BREADY BREADY默认值可以为高，前提是主设备总能在一个周期内接受响应。
4) 读地址通道
读地址和控制信息有效——>将ARVALID置为有效——>保持ARVALID 有效直到从设备接收了地址和控制信号并且返回ARREADY信号。
ARREADY 默认值推荐为高，前提是从设备必须能够在任何合法地址发送来的时候给予接收。
5) 读数据通道
从设备数据有效——>RVALID置为有效——>保持WVALID有效直到主设备接收了数据信号并且返回RREADY信号。
主设备的RREADY信号标志可以接受数据，默认值可以为高，前提是主设备可以随时立即接收数据。 从设备必须发送RLAST信号。
5 通道关系
5种通道之间的关系灵活的，地址不一定要在数据前到达。
但是，如果必须确定目的地址空间或者从设备空间时，必须对齐地址和写数据，以确保数据只写入要写的从设备。
通道直接关系必须满足：
1) 读数据必须在相关的地址之后
2) 写响应必须在相关的写交易最后一拍数据完成之后。
6 握手信号关系
7 BURST长度、大小和类型
Burst长度：一次burst交易有多少拍1~16——AWLEN/ARLEN Burst大小：每一拍数据的大小 2~128——ARSIZE/AWRIZE Burst类型：地址固定的 burst 地址递增的 burst 地址卷回的 burst
