(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 105120184 A (43)申请公布日 2015.12.02
(21)申请号 2015107574.2(22)申请日 2015.10.09
(71)申请人深圳市捷视飞通科技有限公司
地址518000 广东省深圳市南山区朗山路
16号华翰科技D401室(72)发明人李敏
(74)专利代理机构深圳力拓知识产权代理有限
公司 44313
代理人龚健(51)Int.Cl.
H04N 5/268(2006.01)H04N 7/18(2006.01)
权利要求书1页 说明书3页 附图2页
(54)发明名称
一种基于FPGA的高清视频无缝矩阵(57)摘要
本发明公开了一种基于FPGA的高清视频无缝矩阵，包括模拟矩阵芯片、高清A/D加均衡处理芯片、FPGA数字信号无缝切换处理芯片和高清D/A加输出预加重处理芯片，高清A/D加均衡处理芯片包括SDI接口输入解码芯片和DVI接口输入解码芯片，高清D/A加输出预加重处理芯片包括SDI接口输出编码芯片和HDMI接口输出编码芯片，FPGA数字信号无缝切换处理芯片的输入端还连接有DDR2存储器和EPCS串行存储器。本发明能够支持高清1080P和超高清4K×2K视频分辨率，可以消除两个不同信号视频源之间切换带来的瞬间黑屏、花屏等抖动现象，在不使用其他接口产品的情况下，通过内部集成达到无缝净切、淡入淡出等特技切换效果，给用户带来一种全新的体验。 C N 1 0 5 1 2 0 1 8 4 A CN 105120184 A
权 利 要 求 书
1/1页
1.一种基于FPGA的高清视频无缝矩阵，其特征在于，包括模拟矩阵芯片（1）、高清A/D加均衡处理芯片、FPGA数字信号无缝切换处理芯片（2）和高清D/A加输出预加重处理芯片，所述高清A/D加均衡处理芯片包括SDI接口输入解码芯片（3）和DVI接口输入解码芯片（4），所述高清D/A加输出预加重处理芯片包括SDI接口输出编码芯片（5）和HDMI接口输出编码芯片（6），所述模拟矩阵芯片（1）的输出端通过SDI接口输入解码芯片（3）和DVI接口输入解码芯片（4）连接FPGA数字信号无缝切换处理芯片（2）的输入端，所述FPGA数字信号无缝切换处理芯片（2）的输出端分别连接SDI接口输出编码芯片（5）和HDMI接口输出编码芯片（6），所述FPGA数字信号无缝切换处理芯片（2）的输入端还连接有DDR2存储器（7）和EPCS串行存储器（8）。
2.根据权利要求1所述的基于FPGA的高清视频无缝矩阵，其特征在于，所述模拟矩阵芯片（1）的型号为ADN4605。
3.根据权利要求1所述的基于FPGA的高清视频无缝矩阵，其特征在于，FPGA数字信号无缝切换处理芯片（2）为EP4CE40F29C8芯片。
4.根据权利要求1所述的基于FPGA的高清视频无缝矩阵，其特征在于，所述SDI接口输入解码芯片（3）的型号为GS2970。
5.根据权利要求1所述的基于FPGA的高清视频无缝矩阵，其特征在于，所述DVI接口输入解码芯片（4）的型号为ADV7611。
6.根据权利要求1所述的基于FPGA的高清视频无缝矩阵，其特征在于，所述DVI接口输入解码芯片（4）支持HDMI接口信号和VGA的模拟信号。
7.根据权利要求1所述的基于FPGA的高清视频无缝矩阵，其特征在于，所述SDI接口输出编码芯片（5）的型号为GS2972。
8.根据权利要求1所述的基于FPGA的高清视频无缝矩阵，其特征在于，所述HDMI接口输出编码芯片（6）的型号为SiL9134。
2
CN 105120184 A
说 明 书
一种基于FPGA的高清视频无缝矩阵
1/3页
技术领域
[0001]
本发明涉及一种视频矩阵，具体是一种基于FPGA的高清视频无缝矩阵。
背景技术
视频矩阵经历了由模拟视频矩阵向数字视频矩阵，由标清视频矩阵到高清视频矩阵的发展过程。随着技术水平的提高，视频矩阵规模也逐渐扩大，应用领域日益拓展，在广播电视、电视电话会议、安防监控等领域得到广泛应用，功能也日趋多样化和完善。[0003] 随着数字技术的高速发展，软硬件水平的提高，目前市面上的数字矩阵层出不穷。有基于DSP的包交换方案，有基于FPGA的无损原始数据交换方案，目前这些方案在矩阵切换的过程都会出现画面黑屏、花屏等抖动现象，严重的影响了用户的体验效果。
[0002]
发明内容
本发明的目的在于提供一种分辨率高、无抖动的基于FPGA的高清视频无缝矩阵，以解决上述背景技术中提出的问题。[0005] 为实现上述目的，本发明提供如下技术方案：
一种基于FPGA的高清视频无缝矩阵，包括模拟矩阵芯片、高清A/D加均衡处理芯片、FPGA数字信号无缝切换处理芯片和高清D/A加输出预加重处理芯片，所述高清A/D加均衡处理芯片包括SDI接口输入解码芯片和DVI接口输入解码芯片，所述高清D/A加输出预加重处理芯片包括SDI接口输出编码芯片和HDMI接口输出编码芯片，所述模拟矩阵芯片的输出端通过SDI接口输入解码芯片和DVI接口输入解码芯片连接FPGA数字信号无缝切换处理芯片的输入端，所述FPGA数字信号无缝切换处理芯片的输出端分别连接SDI接口输出编码芯片和HDMI接口输出编码芯片，所述FPGA数字信号无缝切换处理芯片的输入端还连接有DDR2存储器和EPCS串行存储器。[0006] 作为本发明进一步的方案：所述模拟矩阵芯片的型号为ADN4605。[0007] 作为本发明进一步的方案：FPGA数字信号无缝切换处理芯片为EP4CE40F29C8芯片。
[0008] 作为本发明进一步的方案：所述SDI接口输入解码芯片的型号为GS2970。[0009] 作为本发明进一步的方案：所述DVI接口输入解码芯片的型号为ADV7611。[0010] 作为本发明进一步的方案：所述DVI接口输入解码芯片支持HDMI接口信号和VGA的模拟信号。
[0011] 作为本发明进一步的方案：所述SDI接口输出编码芯片的型号为GS2972。[0012] 作为本发明再进一步的方案：所述HDMI接口输出编码芯片的型号为SiL9134。[0013] 与现有技术相比，本发明的有益效果是：
本发明能够支持高清1080P和超高清4K×2K视频分辨率，可以消除两个不同信号视频源之间切换带来的瞬间黑屏、花屏等抖动现象，在不使用其他接口产品的情况下，通过内部集成达到无缝净切、淡入淡出等特技切换效果，给用户带来一种全新的体验，特别在视频要
[0004]
3
CN 105120184 A
说 明 书
2/3页
求比较严格的会议或者庭审中，给人更加正式和更加专业感觉，满足了人们对高质量视频输出的需求。附图说明
图1为本发明的结构示意图。
[0015] 图2为本发明的时钟方案示意图。
[0014]
具体实施方式
[0016] 下面结合具体实施方式对本专利的技术方案作进一步详细地说明。[0017] 请参阅图1-2，一种基于FPGA的高清视频无缝矩阵，包括模拟矩阵芯片1、高清A/D加均衡处理芯片、FPGA数字信号无缝切换处理芯片2和高清D/A加输出预加重处理芯片，所述高清A/D加均衡处理芯片包括SDI接口输入解码芯片3和DVI接口输入解码芯片4，所述高清D/A加输出预加重处理芯片包括SDI接口输出编码芯片5和HDMI接口输出编码芯片6，所述模拟矩阵芯片1的输出端通过SDI接口输入解码芯片3和DVI接口输入解码芯片4连接FPGA数字信号无缝切换处理芯片2的输入端，所述FPGA数字信号无缝切换处理芯片2的输出端分别连接SDI接口输出编码芯片5和HDMI接口输出编码芯片6，所述FPGA数字信号无缝切换处理芯片2的输入端还连接有DDR2存储器7和EPCS串行存储器8。[0018] 所述模拟矩阵芯片1的型号为ADN4605，模拟矩阵芯片1支持40对差分输入和40对差分输出信号，在小型矩阵应用非常广泛；所述SDI接口输入解码芯片3的型号为GS2970，SDI接口输入解码芯片3配合外置均衡电路科技实现广播级的高清信号解码；所述SDI接口输出编码芯片5的型号为GS2972，SDI接口输出编码芯片5配合外置预加重电路可以实现信号的远距离稳定传输，所述DVI接口输入解码芯片4的型号为ADV7611，所述DVI接口输入解码芯片4支持HDMI接口信号和VGA的模拟信号，很好的实现了多种接口的兼容性；所述HDMI接口输出编码芯片6的型号为SiL9134。
[0019] 本发明中整个单板的设计以4×4的矩阵作为基本单元，可以轻松复制硬件电路来实现多路集成，FPGA数字信号无缝切换处理芯片2在整个系统中主要把矩阵芯片切换过来的数字视频信号写入到DDR2存储芯片7中，然后再从DDR2存储芯片7中平稳读取实现无抖动输出。
[0020] 所述4×4的矩阵共有八路输入输出数字视频信号，视频数据采用YCBCR4:2:2模式需要占用十六个管脚，再加上视频同步和时钟信号，每一路需要占用二十个管脚，总共需要的视频管脚是8×20=160；FPGA数字信号无缝切换处理芯片2外挂DDR2存储芯片7，考虑到FPGA数字信号无缝切换处理芯片2内部IP支持DDR2存储芯片7的读写时钟速度是166.66Mhz，以及单路1080P60读写需要的DDR2存储芯片7带宽是4Gbit/s，四路矩阵的读写总带宽需要16Gbit/s，所以选择了在FPGA数字信号无缝切换处理芯片2的TOP和BOTTOM各挂2片数据16位宽的数据，总带宽=166.66×2×32×2=21.33Gbit/s；这样在保证控制DDR2存储芯片7的读写效率在75%以上就可以满足要求。DDR2存储芯片7需要FPGA数字信号无缝切换处理芯片2的管脚是67×2=134，再加上一些外围芯片的控制信号，需要占用FPGA数字信号无缝切换处理芯片2的管脚数在300个以上，综合成本和性能，FPGA数字信号无缝切换处理芯片2选择为EP4CE40F29C8芯片，实践证明，通过对DDR2存储芯片7突发
4
CN 105120184 A
说 明 书
3/3页
的读写模式进行操作，可以保证DDR2存储芯片7的访问效率达到80%以上。[0021] 所述基于FPGA的高清视频无缝矩阵4×4的时钟方案，各路视频源的时钟信号分别，数据在FPGA数字信号无缝切换处理芯片2输入端应该用各自的时钟采集对应的数据，经过内部异步FIFO把各路的数据写入到DDR2存储芯片7对应的帧存储空间，输出时钟采用FPGA数字信号无缝切换处理芯片2内部PLL动态可重新配置来生成所需要的时钟。由于输入和输出时钟不同源，写和读的方向时钟快的一侧随着时间的累加会出现碰撞的可能，这时速度快的一侧应该采取冻结一帧的方式来避免碰撞。
[0022] 本发明能够支持高清1080P和超高清4K×2K视频分辨率，可以消除两个不同信号视频源之间切换带来的瞬间黑屏、花屏等抖动现象，在不使用其他接口产品的情况下，通过内部集成达到无缝净切、淡入淡出等特技切换效果，给用户带来一种全新的体验，特别在视频要求比较严格的会议或者庭审中，给人更加正式和更加专业感觉，满足了人们对高质量视频输出的需求。
[0023] 上面对本专利的较佳实施方式作了详细说明，但是本专利并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本专利宗旨的前提下作出各种变化。
5
CN 105120184 A
说 明 书 附 图
1/2页
图1
6
CN 105120184 A
说 明 书 附 图
2/2页
图2
7
