·通信技术·
基于ＤＤＳ的信号源设计
王 莉 赵丽丽 苏丽娜
（山东省青州市第二炮兵士官学校 山东青州 ２６２５００）
摘 要：在我们进行仿真实验的时候，通常需要产生与实际类似的发射信号，本文介绍了基于ＤＤＳ芯片的信号源设计过程。关键词：ＤＤＳ 芯片 频率合成技术中图分类号：ＴＮ７４文献标识码：Ａ文章编号：１００７－９４１６（２０１１）０３－００３２－０１
１、基本原理
直接数字频率合成技术是从相位概念出发，直接对参考正弦信号进行采样，得到不同的相位，通过相位扫描正弦函数。ＤＤＳ以稳定度高的参考时钟为参考源，利用采样定理，通过查表法产生波形。基本结构包括：相位累加器、加法器、波形存储器、Ｄ／Ａ转换器以及低通滤波器。基本原理如图１所示。
频 率控制字Ｋ相位累加器正弦表查表Ｄ／Ａ转换器低通滤波器输出
f0=
fc.K2N
２、硬件实现
美国模拟器件公司生产的ＡＤ９８５１高集成度ＤＤＳ芯片。其内部有高速、高性能的Ｄ／Ａ转换器和高速比较器，可作为数字编程控制的频率合成器和时钟发生器。如图２。
参考时钟图1 DDS原理框图
ＤＤＳ系统的核心是相位累加器，在采样时钟信号ｆｃ的控制下，通过由频率控制字控制的相位累加器输出相位码，即每来一个时钟信号ｆｃ，相位累加器的输出就增加一个相位增加量，相位累加器按频率控制字Ｋ产生信号数字化拟合所需的线性相位取样值，对波形存储器寻址，将存储于只读存储器的波形量化采样后，数据值按一定的规律读出，Ｄ／Ａ转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号，经过低通滤波器滤除不需要的频率分量，以输出频谱纯净的正弦波信号。
频率控制字Ｋ和时钟频率ｆｃ共同决定ＤＤＳ输出信号的频率，二者之间关系满足下式，式中ｆｃ为参考时钟，Ｋ为频率控制字，ｆ０为输出频率。
图2 AD9851内部结构
ＡＤ９８５１可以工作在串行或并行模式中，上电复位时默认为并行模式。参考时钟输入可采用温补石英晶体振荡器提供，编程启用ＡＤ９８５１内含的６倍频率乘法器。其中Ｗ０中的Ｄ０位为６倍频的使能控制，当Ｄ０＝１时，６倍频启用；Ｄ０＝０时，６倍频不工作；Ｄ１为工作方式控制，当Ｄ１＝０时，工作在并行方式，Ｄ１＝１时，工作在串行方式。在并行工作模式下，４０比特的数据通过８位数据线Ｄ０～Ｄ７分５次装入，顺序为Ｗ０－Ｗ１－Ｗ２－Ｗ３－Ｗ４，复位信号ＲＥＳＥＴ有效会使输入数据地址指针指向第一个输入寄存器，ＷＬＫ上升沿写入第一组８位数据，并把指针指向下一个输入寄存器，连续５个ＷＬＫ上升沿后，即
完成全部４０位控制数据的输入，此后ＷＬＫ信号的边沿无效。当ＦＱ－ＵＤ上升沿到来之际４０位数据会从输入寄存器被写入频率和相位控制寄存器，更新ＤＤＳ的输出频率和相位，同时把地址指针复位到第一个输入寄存器，等待着下一组新数据的写入。并行模式时序如图３所示。
在串行工作模式下，数据由Ｗ－ＣＬＫ的上升沿同步，通过２５脚Ｄ７，从低到高逐位输入４０位数据（Ｗ０～Ｗ３９），其中Ｗ０～Ｗ３２为频率调节位，对应频率调位是从低位到高位。全部输入完后，在ＦＱ－ＵＤ上升沿的作用下，将４０位数据送入ＤＤＳ核心，并启动ＡＤ９８５１按设置的频率输出，工作时序如图４所示。
ＡＤ９８５１与控制器ＭＳＰ４３０相连接，ＡＤ９８５１输出经过低通滤波器后直接输出，而后连入发射机，如图５所示。
ＷＣＬＫ处理器
ＦＱＵＰＤ７
ＡＤ９８５１
低通滤波器
输出
图5 发射信号产生电路框图
３、结语
本文采用ＡＤ９８５１高集成度ＤＤＳ芯片作为信号源发生器，产生的信号经过滤波之后输出，在后续设备中可以对此信号进行相应的处理。
图3 AD9851并行工作方式时序图
32
数字技术与应用 Ｄｉｇｉｔａｌ ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ
图4 AD9851串行工作方式时序图
